직무 · 삼성전자 / 공정기술
Q. 물리적 특성과 전기적 특성에 대해서 질문드립니다.
안녕하세요. 시뮬레이션을 기반으로 MOS 커패시터를 모델링도 해보고 공정실습을 통해 제작을 해봤습니다. 그 중 C-V 분석이나 데이터 분석을 통해 게이트 및 반도체 기판 도핑농도와 산화막 두께로 부터 플랫 밴드 전압, 산화막 커패시턴스, 문턱 전압, 전기장, 전위, 캐리어 농도 등 파라미터를 도출했습니다. 제가 아직 물리적 특성과 전기적 특성을 구분을 잘 못하는 것 같습니다. 알려주시면 감사합니다. 추가로 게이트 물질이 poly-si와 metal일 때 파라미터 값이 달라지면 어떠한 것에 의해서 달라지는 것인지도 알려주시면 감사하겠습니다.
2026.04.06
답변 5
- PPRO액티브현대트랜시스코전무 ∙ 채택률 100%
채택된 답변
안녕하세요 멘티님~~ 핵심만 정리하면, 물리적 특성은 구조·재료에서 “주어지는 값”(산화막 두께, 도핑농도, 유전율 등)이고, 전기적 특성은 그 결과로 “측정·도출되는 값”(C-V, Vfb, Vth, 전기장, 캐리어 분포 등)입니다. 게이트가 poly-Si vs metal일 때 차이는 일함수(work function) 차이가 핵심이라 Vfb, Vth가 변합니다. 또한 poly-Si는 공핍(poly depletion) 영향이 있어 Cox 유효값도 달라질 수 있습니다.
댓글 1
wwwestttt작성자2026.03.31
질문을 드리고 싶습니다!! 제가 시뮬레이션 중 poly-si 게이트로 진행해야 하는데 metal 게이트로 진행을 해버려서 이때 전기적 특성 결과가 예측과 달랐습니다. 그렇다면 물리적 특성이 전기적 특성에 영향을 준 것인가요?
- 멘멘토 지니KT코상무 ∙ 채택률 63%
채택된 답변
● 채택 부탁드립니다 ● 물리적 특성은 재료 자체에서 결정되는 값으로 유전율 밴드구조 일함수 도핑농도처럼 구조와 물질이 바뀌지 않으면 고정되는 성질입니다. 반면 전기적 특성은 외부 전압 인가에 따라 나타나는 결과로 문턱전압 C V 특성 전기장 전위 캐리어 분포처럼 동작 중 변화하는 값입니다. 즉 물리적 특성이 기반이 되고 전기적 특성이 그 위에서 나타나는 결과입니다. poly si와 metal 차이는 일함수와 게이트 거동에서 발생합니다. poly si는 도핑에 따라 일함수가 변하고 게이트 고갈 효과로 유효 산화막 두께가 증가해 성능이 저하될 수 있습니다. 반면 metal gate는 고정된 일함수와 고갈이 없어 문턱전압 제어와 미세공정에서 훨씬 유리합니다.
- 탁탁기사삼성전자코사장 ∙ 채택률 78% ∙일치회사학교
채택된 답변
도핑이나 산화막 게이트 길이 조절 그리고 width를 바꾸거나 이런것들은 모두 물리적 파타미터 조절이고 이것을 토대로 cv를 측정하고 iv 커브를 그리고 섭 쓰레숄드 볼티지 찍고 하는 이런 파생업무들이 전기적 특성을 보는거라 생각하심돼요~~
- 흰흰수염치킨삼성전자코전무 ∙ 채택률 58% ∙일치회사직무
안녕하세요. 멘토 흰수염치킨입니다. 딱 구분지어서 이야기하긴 어려워요 전기적인 특성도 큰 틀에선 물리적 특성에 들어가니까요 도움이 되었으면 좋겠네요. ^_^
- 메메에모리삼성전자코상무 ∙ 채택률 49% ∙일치회사
달라지는게 좀 많아서 전공책이나 GPT한테 물어보시면 좋을 것 같아요
함께 읽은 질문
Q. 안녕하세요 삼성 인턴 질문입니다.
이번 2026년에 삼성 인턴을 또 뽑지 않을까 싶어서 자소서를 작성하는 중인데, 혹시 삼성전자 공정기술 말고도 삼성전자 디스플레이 공정개발 쪽을 같이 써도 되는 건가요? TFT 연구실에 다니고 있어서요
Q. TSP총괄 공정기술 + 패키지 개발
안녕하세요 이번에 졸업 예정인 신소재공학과 대학생입니다. 첨단 패키징 산업과 HBM에 관심이 많아 패키징 쪽으로 진로를 잡고 현재 취업 준비중입니다. 궁금한 점들 요약해서 질문 올립니다. 1. 다른 사업부와 달리 TSP총괄은 반도체공정설계 직무가 없던데 그 이유가 무엇인가요? 2. 제가 알기론 TSP총괄의 반도체공정기술 직무는 다른 사업부의 반도체공정기술 직무처럼 한 파트를 담당하는 것이 아닌 전반적인 공정을 담당하는 걸로 알고 있는데 맞나요? 3. 최근 패키지개발 직무에도 관심이 생겨 알아보고 있습니다. HBM의 개발은 사실상 메모리반도체의 패키지개발 팀에서 진행된다고 알고 있는데 그렇다면 생산도 마찬가지로 TSP에서 관여하지 않는지도 궁금합니다. 4. 반대로 메모리사업부에서 HBM 생산과정에서 패키징까지 관여하는지도 궁금합니다.
Q. 삼성전자DS 메모리 반도체공정기술
삼성전자DS 상반기 채용에 메모리사업부 반도체공정기술 직무에 지원하려고 합니다. - 반도체 공정실습 (35시간) : 8대공정(Photo, Etch , Clean, CVD)실습 + TLM, I-V 곡선, C-V 곡선, 산화막 두께 측정 - 기기운용교육(36시간) : 반도체 fit한 경험은 아니지만 mi공정에서도 사용하는 SEM, TEM, XRD 등 총 14종 분석기기를 직접 운용해본 경험 - 나노현미경학 이론 교육 (나노기술연구협의회 주관) : FIB, SPM/AFM, APT, EDS 등 장비 기반 이론 위처럼 관련 교육만 들었고 반도체 관련 과목이나 학부연구생, 인턴을 진행한 적이 없어서, 8대 공정 중 하나를 타겟해서 쓰기가 애매한데 자소서 4번 항목에 **어떻게든 Clean 관련 세부 내용 + MI 공정 연계해서 쓰기** VS **공정실습에서 불량 이슈를 다수 경험함(한 공정 타겟X) -> MI 파트의 중요성 및 관련 교육 이수로 연계** 중 어떤 구성이 더 적합할까요?
궁금증이 남았나요?
빠르게 질문하세요.